读模式
每当我们（写使能）是无效（高）和CE（芯片DS1270设备执行一个读周期
启用）的OE（输出使能）有效（低电平）。由21个地址输入指定的唯一的地址
（A0 - A20的）定义访问2,097,152字节的数据。有效的数据将提供给
8 TACC（存取时间）内的数据输出驱动程序后的最后一个地址输入信号稳定，提供
CE和OE（输出使能）访问时间都还满意。如果OE和CE访问时间不
很满意，那么数据的访问必须进行测量，从后来发生的信号（CE或OE）和限制
参数是CE或OE的，而比TACC TOE的TCO。
写模式
DS1270设备执行写周期，每当我们和CE信号有效（低电平后地址）
投入是稳定的。后来发生的CE或WE下降边缘将决定开始写周期。
同期上升边缘的CE或WE写周期被终止。所有地址输入必须保持
整个写周期有效。我们必须返回到高的状态，最小恢复时间（TWR）
才可以开始另一个周期。 OE控制信号应当保持在写无效（高）
周期以避免总线争用。然而，如果输出驱动器启用（CE和积极的OE），那么我们
将禁用下降沿TODW的输出。
数据保留模式
DS1270AB提供的VCC超过4.75伏特的全功能的能力和写保护
4.5伏特。 DS1270Y提供VCC大于4.5伏全功能的能力和写
保护4.25伏。数据保持在VCC的情况下，没有任何额外的支持电路。
非易失性静态RAM不断监视VCC的。如果电源电压衰减，NV SRAM的
自动写保护自己，所有的投入成为不关心，和所有的输出成为高
阻抗。当VCC低于约3.0伏特，电源开关电路连接的锂
能量来源RAM来保存数据。在上电期间，当VCC上升约3.0伏特以上，
电源开关电路连接RAM和外部VCC断开锂电池的能量来源。
在VCC超过DS1270AB和4.75伏，4.5伏，可以恢复正常RAM操作
DS1270Y。
如需订货 请联系15876845425 0755-83469585 翁燕琦
