W1717 硬件设计套件可以生成完全综合的、分层式 RTL-level Verilog 和 VHDL，具有位真和周期的特点。它为 SystemVue 设计提供了一条实施路径。它还能生成一个验证包，根据 SystemVue 中的理想算法模块对硬件实施进行验证。SystemVue 环境自身就具备与外部 HDL 仿真器进行协同仿真的功能。

W1717 硬件设计套件所生成的 Verilog 和 VHDL 语言可以在设计目标之间自如转移，为快速设计原型提供了良好的开端。它还能为应用程序中的硬件优化提供一个很高的起点，例如软件定义无线电（SDR）。

为什么要选择购买 SystemVue 硬件设计套件？

• 可快速考虑实现架构级硬件设计的可行性，并为高性能物理层提供更好的分区。（“着眼未来目标”）
• 生成适应各种目标的、能够在硬件厂商之间转移的 RTL
• 快速进行原型设计并实施
• 您能够创建公司自有的手动优化型 HDL 模块程序库，将从架构级到硬件的设计方法标准化，推进重复使用
• 两全其美：易于使用的 GUI 按钮，手动优化的、高性能的目标 RTL

谁将获益于硬件设计套件？

• 系统架构师可以避免主观臆测，并为高性能物理层提供更好的设计选择与划分。HDL 生成功能可以加快工作硬件的原型设计，更快提供成熟且继续演进的设计。
• HDL 硬件设计人员可能会将自己的 HDL IP 模块与硬件设计套件提供的模块合并使用，从而快速生成高质量的代码。通过利用 SystemVue 平台在用户界面和验证功能上的所有优势，HDL 设计人员还能使用 GUI 或文本格式在 ESL 级工作。您可以把 SystemVue 当作通信物理层 IP 的起始平台。
• 负责多个领域的软件定义无线电(SDR)架构师和设计人员将会青睐这种业经验证的生产效率，以及具备良好质量、可读性并且适应各种目标的 HDL 生成程序模块。

自动 HDL 生成的特性

• SystemVue 设计可自动生成 RTL-VHDL
• 易于使用——只需点击一下鼠标，即可生成 HDL 代码
• 在系统级仿真的基础上生成合适的测试台
• 功能强大的、基于 macro 的脚本可以控制第三方工具
• 厂商独立 IP 支持
• 自动智能生成时钟，准备就绪、可随时用于测试的信号
• 用于多速率信号处理的多种域
• 支持多层系统

配置

W1717 硬件设计套件需要使用 W1903 固定点程序库，并可添加至任意 SystemVue 环境。