华森微芯专业供应XILINX/赛灵思Spartan-IIE FPGA系列:XC2S300E-6PQG208C
封装：LQFP-208Pin
最少包装：10Pcs/Tary
库存数量：200Pcs（深圳、大批量订货4-8周）
规格书链接：/documentation/data_sheets/ds031.pdf
需求的客户请联系：0755-88397007、13802706664 刘先生需求样品和技术资料的客户请加工作QQ:1977465087
XC2S300E-6PQG208C简介:
Spartan®-IIE现场可编程门阵列系列为用户提供了高性能，丰富的逻辑资源，以及丰富的功能设置，都在一个非常低的价格。由七名成员组成的家庭提供了从50,000到600,000系统门密度，如表1所示。超过200 MHz的系统性能支持。其特点包括RAM块（288K比特），分布式RAM（221,184位），19可选的I / O标准，四个DLL（延迟锁相环）。快速，可预见的互连意味着连续的设计迭代继续满足时序要求。的Spartan-IIE系列掩模编程的ASIC是一种更好的选择。 FPGA避免的初始投资成本，开发周期较长，传统的ASIC和固有的风险。此外，FPGA可编程允许在外地的没有必要的硬件更换（不可能与ASIC）设计升级。
XC2S300E-6PQG208C特性：
•第二代ASIC的替代技术 - 高达15,552个逻辑单元密度高达60万个系统门 - 简化功能的Virtex®-E FPGA架构的基础上 - 在系统内可编程无限 - 非常低的成本 - 成本效益的0.15微米技术系统级的功能 - SelectRAM中™分层存储器：·16位/ LUT分布式RAM·配置4K位真正的双端口RAM块·快速接口到外部RAM - 完全3.3V的PCI兼容的64位在66 MHz和CardBus兼容 - 低功率分段的路由架构 - 献给进行高速运算的逻辑 - 高效乘法器支持 - 级联链宽输入功能 - 丰富的寄存器/锁存器启用，设置，复位 - 先进的时钟控制的四个专用的DLL·消除时钟分配延迟·乘，除，或相移 - ??四个主要的低偏移全局时钟分配网 - 兼容IEEE1149.1边界扫描逻辑
•多功能I / O和封装 - 无铅封装选项 - 在所有密度的低成本的封装 - 家庭足迹共同封装的兼容性 - 19高性能接口标准·LVCMOS，LVTTL，HSTL，SSTL，AGP，CTT，GTL·LVDS和LVPECL差分I / O - 205差分I / O对，可以输入，输出或双向 - 热插拔I/ O（CompactPCI友好的）核心逻辑供电电压为1.8V和I / O供电电压为1.5V，2.5V或3.3V
•完全支持强大的赛灵思ISE®开发系统 - 全自动映射，布局，设计输入和验证工具 - 广泛的IP库，包括DSP功能和软处理器集成路由 -
