ESD测试（静电放电测试，Electrostatic Discharge Testing）是通过模拟人体、物体或器件自身在接触、分离或摩擦过程中产生的静电放电场景，评估电子设备或组件在静电环境下的性能稳定性和可靠性。其核心目的是识别并排除ESD问题，优化设计以提升设备可靠性。
为什么半导体要做防静电ESD检测？
半导体器件对静电极其敏感，静电放电（ESD）可能引发以下核心风险：
1.物理损伤：静电放电瞬间产生数安培电流（峰值可达10A以上），可能击穿纳米级栅氧化层、熔断金属互连线或触发闩锁效应（Latch-up），导致器件永久失效。
2.全流程威胁：ESD威胁贯穿芯片设计、制造、封装、运输及终端使用全流程。晶圆厂因静电污染可能导致单批次良率从95%骤降至70%；汽车电子在高温高静电环境下（如发动机舱）若未通过ISO 10605测试，可能引发批量故障。
3.品牌与合规风险：苹果、华为等企业将ESD测试结果纳入供应链评估；未达标产品可能面临法律纠纷或市场准入障碍（如欧盟CE认证、3C认证）。
4.技术迭代挑战：7nm及以下制程中，栅氧化层厚度降至1nm以下，ESD耐受阈值较28nm工艺降低50%以上；3D堆叠芯片（如HBM）因层间静电耦合效应增强，需专用CDM测试方法。
参考标准
IEC 61000-4-2：系统级ESD抗扰度测试标准，规定接触放电（8kV）、空气放电（15kV）等测试方法，适用于消费电子、工业设备等。
JEDEC标准：JESD22-A114（HBM人体模型）、JESD22-C101（CDM充电器件模型）、JESD22-A115（MM机器模型），为芯片级ESD等级衡量基准。
AEC-Q100：汽车电子委员会制定的车用器件标准，要求满足HBM 2000V、CDM 2000V及ISO 10605测试。
检测方法
HBM（人体模型）：模拟人体带电接触器件时的放电（典型参数：1.5kΩ电阻+100pF电容），测试I/O引脚对电源/地引脚、引脚间及电源引脚的静电应力。
CDM（充电器件模型）：模拟器件自身带电后通过引脚放电（电容4-30pF），适用于封装和组装过程的静电风险评估。
MM（机器模型）：模拟金属设备带电接触器件（电阻0Ω+200pF电容），测试设备与制造工具接触时的静电冲击。
系统级测试：
IEC 61000-4-2：通过静电枪模拟接触/空气放电，评估整机抗扰度（如消费电子需满足±8kV接触放电、±15kV空气放电）。
