它的中心是一个一体化的中央设计数据模型，使设计团队中的每个成员都可以互动。

极佳的透明视角可查看整个数据模型，为每个人提供其所需的信息以作出好的设计决策。

可轻松验证设计数据状态，从而确保有效的版本控制和文件管理。

数据在设计域之间同步。原理图始终反映了PCB的状态。FPGA的管脚和信号定义始终与相应的板网相关联。嵌入式软件项目中的内存分配始终反映在硬件中。