集成电路及其引线应远离脉冲高压源

　　设置集成电路位置时应尽量远离脉冲高压、高频等装置。连接集成电路的引线及相关导线要尽量短，在不可避免的长线上要加入过压保护电路， 尤其是汽车用收录机的安装更要注意。CMOS电路接线时，外围元件应尽量靠近所连管脚，引线力求短捷，避免使用平行的长引线，否则易引人较大的分布电容和分布电感，容易形成LC振荡。解决的办法是在输人端串人10KΩ电阻。

      CMOS用于高速电路时，要注意电路结构和印制板的设计。输出引线过长，容易产生“振铃”现象．引起波形失真。

      由于ECL属于高速数字集成电路，因此必须考虑信号线上存在的“反射”以及相邻信号线之间的“串扰”等特殊问题，必要时应采用传输线（例如同轴电缆），并保证传输线的阻抗匹配。此外，还需采用一定的屏蔽、隔离措施。当工作频率超过200Mz时，宜选用多层线路板，以减少地线阻抗。

                                                                MC33035DW2G

      首先，门极-源极间电压以0V时考虑（VGS =0）。在此状态下漏极-源极间电压VDS 从0V增加，漏电流ID几乎与VDS 成比例增加，将此区域称为非饱和区。VDS 达到某值以上漏电流ID 的变化变小，几乎达到一定值。此时的ID 称为饱和漏电流（有时也称漏电流用IDSS 表示。与此IDSS 对应的VDS 称为夹断电压VP ，此区域称为饱和区。

      其次在漏极-源极间加一定的电压VDS (例如0.8V)，VGS 值从0开始向负方向增加，ID 的值从IDSS 开始慢慢地减少，对某VGS  值ID =0。将此时的VGS 称为门极-源极间遮断电压或者截止电压，用VGS (off)示。n沟道JFET的情况则VGS (off) 值带有负的符号,测量实际的JFET对应ID =0的VGS 因为很困难,在放大器使用的小信号JFET时,将达到ID =0.1-10μA 的VGS 定义为VGS (off) 的情况多些。

                                                                               STP65NF06