TI德州仪器 OMAPL138EZWTA3 现货香港深圳供应
深圳德意志工业有限公司
中国 深圳
产品属性
图文详情
品牌推荐
品牌
TI/德州仪器
型号
OMAPL138EZWTA3
批号
16
封装形式
SMD
类型
数字集成电路
用途
功放
功能
逻辑电路
导电类型
双极型
封装外形
双列直插式
集成度
小规模
TI 德州仪器 OMAPL138EZWTA3 OMAP-L138 C6000 DSP + ARM处理器是一种低功耗应用程序基于ARM926EJ-S和C674x DSP处理器核心。这个处理器提供了能力显著低于其他成员的TMS320C6000™平台的需求方。设备使原始设备制造商(oem)和原始设计制造商(odm)快速给市场带来设备与强大的操作系统,丰富的用户界面,并通过最大的灵活性高处理器性能完全集成的混合处理器的解决方案。
设备的双核架构提供的好处DSP和精简指令集计算机(RISC)技术,结合高性能TMS320C674x DSP核心和一个ARM926EJ-S核心。
ARM926EJ-S是32位RISC处理器内核执行32位或16位指令和处理32位,16位或8位数据。核心使用流水线,使所有的处理器和内存系统可以连续操作。
ARM9核心的协处理器15(CP15),保护模块,数据和程序内存管理单元(mmu)与后援缓冲区表。ARM9核心将16 kb指令和16 kb数据缓存。都是4路关联虚拟指数虚拟标签(VIVT)。ARM9核心也有8 kb的内存(矢量表)和64 kb的ROM。
设备DSP核心使用2级cache-based架构。1级程序缓存(L1P)是一个32 kb直接映射缓存,和一级数据缓存(L1D)是一个32 kb出入境,set-associative缓存。2级程序缓存(L2P)由一个256 kb的内存空间之间共享程序和数据空间。L2内存可以配置为映射内存,缓存,或两者的组合。尽管ARM9的DSP L2访问和系统中其他主机,另一个128 kb的RAM共享内存是由其他主机不影响使用DSP性能。对于启用了安全性的多维设备,钛的基本安全引导允许用户保护自主知识产权和防止外部实体修改user-developed算法。通过从一个基于硬件的“root-of-trust”,安全引导流确保代码执行一个已知的好起点。默认情况下,JTAG端口是锁定,以防止仿真和调试攻击;然而,JTAG端口可以使得在应用程序开发期间安全引导过程。引导模块是加密的,坐在外部非易失存储器,如flash或eepm,解密和验证安全启动时加载。加密和解密保护用户的IP和让他们安全地设置系统并开始设备操作与已知的受信任的代码。
基本安全引导使用sha - 1或sha - 256,为引导映像和aes - 128验证。基本安全的引导也使用aes - 128引导映像加密。安全引导流采用多层加密方案,不仅保护引导过程,提供了安全的能力升级引导和应用程序软件代码。一个128位的特定于设备的密码钥匙,只有使用生成的设备和知道nist - 800 - 22认证的随机数发生器,用于保护用户加密密钥。当需要更新时,客户使用加密密钥来创建一个新的加密图像。该设备可以获得图像通过外部接口,如以太网和覆盖现有的代码。为更多的细节在支持安全特性或钛的基本安全的引导,参考(SPRUGQ9)。双核SoC375年和456 - mhz ARM926EJ-S RISC微处理器
375年和456 - mhz C674x固定和浮点VLIW DSP
ARM926EJ-S核心
32位和16位(拇指)指令
DSP指令扩展
单循环MAC
手臂Jazelle技术
嵌入式ICE-RT实时调试
ARM9内存架构
16 kb的指令缓存
16 kb的数据缓存
8 kb的内存(矢量表)
64 kb的罗
C674x指令集的特性
的超集C67x +和C64x +账户
3648 MIPS,2746 MFLOPS
Byte-Addressable(8、16、32、64位数据)
8位溢出保护
位域提取、设定清晰
正常化,饱和,Bit-Counting
紧凑的16位指令
C674x二级缓存内存架构
32 kb的L1P程序内存/缓存
L1D 32 kb的数据内存/缓存
256 kb的L2统一映射内存/缓存
灵活的内存/缓存分区(L1和L2)
设备的双核架构提供的好处DSP和精简指令集计算机(RISC)技术,结合高性能TMS320C674x DSP核心和一个ARM926EJ-S核心。
ARM926EJ-S是32位RISC处理器内核执行32位或16位指令和处理32位,16位或8位数据。核心使用流水线,使所有的处理器和内存系统可以连续操作。
ARM9核心的协处理器15(CP15),保护模块,数据和程序内存管理单元(mmu)与后援缓冲区表。ARM9核心将16 kb指令和16 kb数据缓存。都是4路关联虚拟指数虚拟标签(VIVT)。ARM9核心也有8 kb的内存(矢量表)和64 kb的ROM。
设备DSP核心使用2级cache-based架构。1级程序缓存(L1P)是一个32 kb直接映射缓存,和一级数据缓存(L1D)是一个32 kb出入境,set-associative缓存。2级程序缓存(L2P)由一个256 kb的内存空间之间共享程序和数据空间。L2内存可以配置为映射内存,缓存,或两者的组合。尽管ARM9的DSP L2访问和系统中其他主机,另一个128 kb的RAM共享内存是由其他主机不影响使用DSP性能。对于启用了安全性的多维设备,钛的基本安全引导允许用户保护自主知识产权和防止外部实体修改user-developed算法。通过从一个基于硬件的“root-of-trust”,安全引导流确保代码执行一个已知的好起点。默认情况下,JTAG端口是锁定,以防止仿真和调试攻击;然而,JTAG端口可以使得在应用程序开发期间安全引导过程。引导模块是加密的,坐在外部非易失存储器,如flash或eepm,解密和验证安全启动时加载。加密和解密保护用户的IP和让他们安全地设置系统并开始设备操作与已知的受信任的代码。
基本安全引导使用sha - 1或sha - 256,为引导映像和aes - 128验证。基本安全的引导也使用aes - 128引导映像加密。安全引导流采用多层加密方案,不仅保护引导过程,提供了安全的能力升级引导和应用程序软件代码。一个128位的特定于设备的密码钥匙,只有使用生成的设备和知道nist - 800 - 22认证的随机数发生器,用于保护用户加密密钥。当需要更新时,客户使用加密密钥来创建一个新的加密图像。该设备可以获得图像通过外部接口,如以太网和覆盖现有的代码。为更多的细节在支持安全特性或钛的基本安全的引导,参考(SPRUGQ9)。双核SoC375年和456 - mhz ARM926EJ-S RISC微处理器
375年和456 - mhz C674x固定和浮点VLIW DSP
ARM926EJ-S核心
32位和16位(拇指)指令
DSP指令扩展
单循环MAC
手臂Jazelle技术
嵌入式ICE-RT实时调试
ARM9内存架构
16 kb的指令缓存
16 kb的数据缓存
8 kb的内存(矢量表)
64 kb的罗
C674x指令集的特性
的超集C67x +和C64x +账户
3648 MIPS,2746 MFLOPS
Byte-Addressable(8、16、32、64位数据)
8位溢出保护
位域提取、设定清晰
正常化,饱和,Bit-Counting
紧凑的16位指令
C674x二级缓存内存架构
32 kb的L1P程序内存/缓存
L1D 32 kb的数据内存/缓存
256 kb的L2统一映射内存/缓存
灵活的内存/缓存分区(L1和L2)
2通道控制器
3传输控制器
64个独立的DMA通道
16快速DMA通道
可编程传输释放量
TMS320C674x浮点VLIW DSP核心
负载储备体系结构的支持
64通用寄存器(32位)
六ALU功能单元(32 - 40位)
支持32位的整数,SP(IEEE单精度/ 32位)和DP(IEEE双精度/ 64位)浮点
最多支持四个SP添加每个时钟,四个DP增加每两个时钟
最多支持两个浮点(SP或DP)相互近似(RCPxP)和平方根倒数每周期近似(RSQRxP)操作
两个相乘功能单元:
Mixed-Precision IEEE浮点乘法支持到:
2 SP x SP→SP /时钟
2 SP x SP→DP每两个时钟
2 SP x DP→DP每三个时钟
2 DP x DP→DP每四个时钟
定点乘法支持两种32 x 32位的乘法,四16 x 16位乘法,或8 8 x 8位乘以每个时钟周期,和复杂的倍数
指令包装可以减少代码的大小
所有指令的条件
硬件支持模循环操作
保护模式操作
支持错误检测和异常程序重定向
软件支持
TI DSPBIOS
图书馆和DSP芯片支持库
128 kb的RAM共享内存
1.8或3.3 v LVCMOS I / Os(USB和DDR2接口除外)
两个外部存储器接口:
