设备使原始设备制造商(oem)和原始设计制造商(odm)快速给市场带来设备与强大的操作系统,丰富的用户界面,并通过最大的灵活性高处理器性能完全集成的混合处理器的解决方案。

设备的双核架构提供的好处DSP和精简指令集计算机(RISC)技术,结合高性能TMS320C674x DSP核心和一个ARM926EJ-S核心。
ARM926EJ-S是32位RISC处理器内核执行32位或16位指令和处理32位,16位或8位数据。核心使用流水线,使所有的处理器和内存系统可以连续操作。
ARM9核心的协处理器15(CP15),保护模块,数据和程序内存管理单元(mmu)与后援缓冲区表。ARM9核心将16 kb指令和16 kb数据缓存。都是4路关联虚拟指数虚拟标签(VIVT)。ARM9核心也有8 kb的内存(矢量表)和64 kb的ROM。设备DSP核心使用2级cache-based架构。1级程序缓存(L1P)是一个32 kb直接映射缓存,和一级数据缓存(L1D)是一个32 kb出入境,set-associative缓存。2级程序缓存(L2P)由一个256 kb的内存空间之间共享程序和数据空间。L2内存可以配置为映射内存,缓存,或两者的组合。尽管ARM9的DSP L2访问和系统中其他主机,另一个128 kb的RAM共享内存是由其他主机不影响使用DSP性能。
对于启用了安全性的多维设备,钛的基本安全引导允许用户保护自主知识产权和防止外部实体修改user-developed算法。通过从一个基于硬件的“root-of-trust”,安全引导流确保代码执行一个已知的好起点。默认情况下,JTAG端口是锁定,以防止仿真和调试攻击;然而,JTAG端口可以使得在应用程序开发期间安全引导过程。引导模块是加密的,坐在外部非易失存储器,如flash或eepm,解密和验证安全启动时加载。加密和解密保护用户的IP和让他们安全地设置系统并开始设备操作与已知的受信任的代码。特性：双核SoC
375年和456 - mhz ARM926EJ-S RISC微处理器
375年和456 - mhz C674x固定和浮点VLIW DSP
ARM926EJ-S核心
32位和16位(拇指)指令
DSP指令扩展